
Université de Jijel
Faculté des sciences exactes et Informatique
Dép. Math et Informatique
Module: Structure machine 2
Année 2019–2020

Serie de TD N° 1

Exercice 1. *Additionneur/soustracteur.*

1. En passant par les mêmes étapes que l'on a suivi au cours pour concevoir le demi-additionneur, réaliser un circuit qui effectue la soustraction 1 bit par 1 bit (un demi-soustracteur).
2. La figure suivante représente un demi-additionneur/soustracteur, qui accepte en plus des entrées A et B et des sorties S et R, une entrée de commande C qui indique le type d'opération à effectuer. Le circuit réalise donc une addition sur A et B lorsque la commande C est à 0, et une soustraction sur A et B lorsque la commande C est à 1. Etablir les équations logiques et le schéma logique de ce circuit.



3. En se basant sur le demi-additionneur/soustracteur de la question précédente, concevoir un additionneur/soustracteur complet 1 bit par 1 bit avec retenue d'entrée.
4. Donner le schéma logique d'un additionneur/soustracteur 4 bits par 4 bits.


Exercice 2. *Multiplicateur.*

1. Réaliser un circuit qui effectue la multiplication 1 bit par 1 bit.
2. Réaliser un multiplicateur 2 bits par 2 bits en suivant les mêmes étapes que celles de la première question.
3. Réaliser un multiplicateur 2 bits par 2 bits à partir du multiplicateur 1 bit par 1 bit réalisé dans la première question et de demi-additionneurs.

Exercice 3. *Comparateur.*

La figure suivante représente un comparateur 1 bit par 1 bit, qui à partir des deux bits d'entrée A et B, il indique dans les trois bits de sorties E, S et I lequel de ces deux bits est plus grand que l'autre comme suit.

1) E = 1 ssi A = B 2) S = 1 ssi A > B 3) I = 1 ssi A < B




1. Etablir les équations logiques et le schéma logique de ce circuit.
2. Réaliser un comparateur 2 bits en utilisant des comparateurs 1 bit et des portes logiques. (*Suggestion :* Utiliser un comparateur pour comparer les bits du poids faible et un autre pour comparer les bits du poids fort).

3. Déduire le schéma logique d'un comparateur 3 bits.


Exercice 4. *Afficheur 7 segments.*

Les afficheurs 7 segments sont des afficheurs numériques composés de segments que l'on allume ou non pour afficher un chiffre décimal : 0, 1, 2, $\cdots$, 9 ou des lettres pour l'hexadécimal : a, b, c, d, e, f.

On associe chaque segment à une lettre de la manière suivante :



Ainsi pour afficher le chiffre 1, on allumera les segments B et C :



Etablir les équations logiques et le schéma logique du circuit permettant de commander ce type d'afficheurs.

Exercice 5. *Fonctions logiques avec des multiplexeurs.*

1. Une fonction majorité M est une fonction logique qui donne la valeur 1 lorsque la majorité des valeurs d'entrées sont des 1.

(a) Utiliser un multiplexeur (16×1) pour réaliser la fonction majorité de 4 variables d'entrée A, B, C et D.

(b) Même question pour une fonction majorité de 5 variables A, B, C, D et E.

2. Réaliser les fonctions suivantes à l'aide d'un multiplexeur (8×1).

$$F(A,B,C) = A.\overline{B} + \overline{A}.\overline{C} + \overline{B}.C$$
$$F(A,B,C) = \overline{A}.\overline{B} + \overline{A}.B.\overline{C} + \overline{B}.\overline{C} + A.\overline{B}.C$$
$$F(A,B,C,D) = A.B.\overline{D} + A.\overline{B}.C + A.\overline{B}.C.D$$

3. Réaliser un multiplexeur (8×1) en utilisant des multiplexeurs (4×1) et (2×1).

4. Réaliser un démultiplexeur (1×8) en utilisant des démultiplexeurs (1×4) et (1×2).

Exercice 6. *Fonctions logiques avec des décodeurs.*

1. Il est possible de réaliser un additionneur complet avec des décodeurs binaires (3×8). Réaliser ce circuit et donner le logigramme correspondant.

2. Réaliser les fonctions suivantes en utilisant uniquement des décodeurs (1×2), (2×4) et (3×8) et des portes logiques.

$F(A,B,C) = \sum(0,4,5,7)$ $\quad$ $F(A,B,C,D,E) = \sum(2,8,15,19,26)$

$F(A,B,C,D) = \sum(1,5,7,12,15)$ $\quad$ $F(A,B,C,D,E,F) = \sum(0,28,49,63)$

3. Utiliser un décodeur convenable pour réaliser les fonctions suivantes.

$F_1 = A.B.C.\overline{D} + A.B.\overline{C}.D$ $\quad$ $F_3 = \overline{A}.B.C.D$ $\quad$ $F_5 = A.\overline{B}.C.\overline{D}$

$F_2 = \overline{A}.\overline{B}.\overline{C}.\overline{D} + A.B.C.D + A.\overline{B}.\overline{C}.D$ $\quad$ $F_4 = \overline{A}.B.C.\overline{D}$ $\quad$ $F_6 = \overline{A}.\overline{B}.\overline{C}.D$

Université de Jijel
Faculté des sciences exactes et Informatique
Dép. Math et Informatique
Module: Structure machine 2
Année 2019–2020


Correction de la série de TD N° 1

Exercice 1. *Additionneur/soustracteur*.

1. Le circuit qui effectue la soustraction 1 bit par 1 bit (demi-soustracteur).

A	B	S	R
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0


$S = A \oplus B \qquad R = \overline{A}.B$



2. Le demi-additionneur/soustracteur.

C	A	B	S	R
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	0	0
1	0	1	1	1
1	1	0	1	0
1	1	1	0	0

$S = A \oplus B \qquad R = (\mathrm{C} \oplus B).B$




3. L'additionneur/soustracteur complet 1 bit par 1 bit avec retenue d'entrée.


C	R_E	A	B	S	R
0	0	0	0	0	0
0	0	0	1	1	0
0	0	1	0	1	0
0	0	1	1	0	1
0	1	0	0	1	0
0	1	0	1	0	1
0	1	1	0	0	1
0	1	1	1	1	1
1	0	0	0	0	0
1	0	0	1	1	1
1	0	1	0	1	0
1	0	1	1	0	0
1	1	0	0	1	1
1	1	0	1	0	1
1	1	1	0	0	0
1	1	1	1	1	1

$S = A \oplus B \oplus R_E$

$R = (C \oplus A \oplus B).R_E + (C \oplus A).B$



4. Le schéma logique d'un additionneur/soustracteur 4 bits par 4 bits.




Exercice 2. *Multiplicateur*.

1. Le circuit qui effectue la multiplication 1 bit par 1 bit.

A	B	P
0	0	0
0	1	0
1	0	0
1	1	1


$P = A.B$




2. Le multiplicateur 2 bits par 2 bits.

A1	A0	B1	B0	P3	P2	P1	P0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0
0	0	1	0	0	0	0	0
0	0	1	1	0	0	0	0
0	1	0	0	0	0	0	0
0	1	0	1	0	0	0	1
0	1	1	0	0	0	1	0
0	1	1	1	0	0	1	1
1	0	0	0	0	0	0	0
1	0	0	1	0	0	1	0
1	0	1	0	0	1	0	0
1	0	1	1	0	1	1	0
1	1	0	0	0	0	0	0
1	1	0	1	0	0	1	1
1	1	1	0	0	1	1	0
1	1	1	1	1	0	0	1


$$P_3 = A_1.\mathrm{A}_0.\mathrm{B}_1.\mathrm{B}_0$$
$$P_2 = A_1.B_1.(\overline{A_0} + \overline{B_0}) = A_1.B_1.\overline{A_0.B_0}$$
$$P_1 = A_1.\overline{B_1}.B_0 + A_0.B_1.\overline{B_0} + A_1.\overline{A_0}.B_0 + \overline{A_1}.A_0.B_1$$
$$P_0 = \mathrm{A}_0.\mathrm{B}_0$$



3. Le multiplicateur 2 bits par 2 bits à partir de multiplicateurs 1 bit par 1 bit de demi-additionneurs.



$$P_3 = R_2$$
$$P_2 = R_1 + A_1 \times B_1$$
$$P_1 = A_0 \times B_1 + A_1 \times B_0$$
$$P_0 = \mathrm{A}_0.\mathrm{B}_0$$




Exercice 3. *Comparateur*.

1. Le circuit qui effectue la comparaison 1 bit par 1 bit.


A	B	E	S	I
0	0	1	0	0
0	1	0	0	1
1	0	0	1	0
1	1	1	0	0

$$E = \overline{A}.\overline{B} + A.B = \overline{A \oplus B}$$
$$S = A.\overline{B} \qquad I = \overline{A}.B$$




2. Le comparateur 2 bits en utilisant des comparateurs 1 bit et des portes logiques.

$$E = 1 \Rightarrow A = B \Rightarrow (A_1 = B_1) et (A_0 = B_0) \Rightarrow E = E_1 E_0$$
$$S = 1 \Rightarrow A > B \Rightarrow (A_1 > B_1) ou [(A_1 = B_1) et (A_0 > B_0)] \Rightarrow S = S_1 + E_1 S_0$$
$$I = 1 \Rightarrow A < B \Rightarrow (A_1 < B_1) ou [(A_1 = B_1) et (A_0 < B_0)] \Rightarrow S = I_1 + E_1 I_0$$




3. Le le schéma logique d'un comparateur 3 bits.

$$E = 1 \Rightarrow A = B \Rightarrow (A_2 = B_2) et (A_1 A_0 = B_1 B_0) \Rightarrow E = E_2 E_{10}$$
$$S = 1 \Rightarrow A > B \Rightarrow (A_2 > B_2) ou [(A_2 = B_2) et (A_1 A_0 > B_1 B_0)] \Rightarrow S = S_2 + E_2 S_{10}$$
$$I = 1 \Rightarrow A < B \Rightarrow (A_2 < B_2) ou [(A_2 = B_2) et (A_1 A_0 < B_1 B_0)] \Rightarrow S = I_2 + E_2 I_{10}$$



Exercice 4. *Afficheur 7 segments.*

Le circuit permettant d'afficher les chiffres de la base 16.



X	Y	Z	W	A	B	C	D	E	F	G
0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	0	1	1	0	0	0	0
0	0	1	0	1	1	0	1	1	0	1
0	0	1	1	1	1	1	1	0	0	1
0	1	0	0	0	1	1	0	0	1	1
0	1	0	1	1	0	1	1	0	1	1
0	1	1	0	1	0	1	1	1	1	1
0	1	1	1	1	1	1	0	0	0	0
1	0	0	0	1	1	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1
1	0	1	0	1	1	1	0	1	1	1
1	0	1	1	0	0	1	1	1	1	1
1	1	0	0	1	0	0	1	1	1	0
1	1	0	1	0	1	1	1	1	0	1
1	1	1	0	1	0	0	1	1	1	1
1	1	1	1	1	0	0	0	1	1	1

$$A = \overline{X}.Z + Y.Z + X.\overline{W} + X.\overline{Y}.\overline{Z} + \overline{X}.Y.W + \overline{Y}.\overline{W}$$

$$B = \overline{X}.\overline{Y} + \overline{Y}.\overline{W} + \overline{X}.\overline{Z}.\overline{W} + \overline{X}.Z.W + X.\overline{Z}.W$$

$$C = \overline{X}.\overline{Z} + \overline{X}.W + \overline{X}.Y + X.\overline{Y} + \overline{Z}.W$$

$$D = X.\overline{Z} + \overline{Y}.Z.\overline{W} + \overline{X}.\overline{Y}.\overline{W} + \overline{Y}.Z.W + Y.\overline{Z}.W$$

$$E = Z.\overline{W} + X.Y + X.Z + \overline{Y}.\overline{W}$$

$$F = \overline{Z}.\overline{W} + \overline{X}.Y.\overline{Z} + Y.\overline{W} + X.Z + X.\overline{Y}$$


$$G = \overline{X}.Y.\overline{Z} + \overline{Y}.Z + Z.\overline{W} + X.W + X.\overline{Y}$$

Le schéma logique doit être complété par l'étudiant.

Exercice 5. *Fonctions logiques avec des multiplexeurs.*

1. La fonction majorité de 4 et de 5 variables avec un multiplexeur (16×1).

A	B	C	D	M
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1




2. Réalisation des fonctions suivantes à l'aide d'un multiplexeur (8×1).


$F(A,B,C) = A.\overline{B} + \overline{A}.\overline{C} + \overline{B}.C$

$F(A,B,C) = \overline{A}.\overline{B} + \overline{A}.B.\overline{C} + \overline{B}.\overline{C} + A.\overline{B}.C$

$F(A,B,C,D) = A.B.\overline{D} + A.\overline{B}.C + A.\overline{B}.C.D$




3. Réalisation d'un multiplexeur (8×1) et d'un démultiplexeur (1×8) en utilisant des multiplexeurs (4×1) et (2×1) et des démultiplexeurs (1×4) et (1×2).




Exercice 6. *Fonctions logiques avec des décodeurs.*

1. L'additionneur complet avec des décodeurs binaires (3×8).

$$S_i = \overline{A}_i.\overline{B}_i.R_{i-1} + \overline{A}_i.B_i.\overline{R}_{i-1} + A_i.\overline{B}_i.\overline{R}_{i-1} + A_i.B_i.R_{i-1}$$
$$R_i = \overline{A}_i.B_i.R_{i-1} + A_i.\overline{B}_i.R_{i-1} + A_i.B_i.\overline{R}_{i-1} + A_i.B_i.R_{i-1}$$




Ou bien




2. Réalisation des fonctions suivantes à l'aide des décodeurs (1×2), (2×4) et (3×8) et des portes logiques.


$F(A,B,C) = \sum(0,4,5,7)$




$F(A,B,C,D) = \sum(1,5,7,12,15)$



$F(A,B,C,D,E) = \sum(2,8,15,19,26)$



$F(A,B,C,D,E,F) = \sum(0,28,49,63)$



3. Réalisation des fonctions suivantes à l'aide d'un décodeur convenable et des portes logiques.

